Abstract：
低压差线性稳压器(Low Dropout Regulator,LDO)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR).本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比LDO的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升.此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比.本文基于SMIC 55 nm工艺对提出的LDO电路进行了设计与仿真.结果表明,设计的LDO在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10～100KHz频段的积分噪声为15µVRMS(此外,该LDO还实现1.43 mV/V线性调整率,负载调整率为10µV/mA,总体电路消耗静态电流为76μA.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
中国集成电路
ISSN： 1681-5289
Year： 2024
Issue： 5
Volume： 33
Page： 28-33,78
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 6
Affiliated Colleges：
