Indexed by：
Abstract：
本实用新型涉及一种高电源抑制比快速响应的LDO电路。包括误差放大器，电阻R1、R2，MOS管Mp、M1、M2、M3，电容C1、CL，误差放大器的第一输入端连接至基准电压源，误差放大器的第二输入端与R1的一端、R2的一端连接，误差放大器的负载管端与R1的另一端、M2的第一端、Mp的第二端、CL的一端相连接，并作为LDO电路的输出端，误差放大器的输出端与C1的一端、M2的控制端连接，M1的第一端与Mp的第一端相连接至VDD，M1的第二端与M1的控制端、Mp的控制端、M3的第二端连接，M2的第二端与C1的另一端、M3的第一端相连接并经一电流源与R2的另一端相连接至GND，M3的控制端连接作为偏置电压输入端，CL的另一端连接至GND。本实用新型具有高电源抑制比、快速响应且功耗低。
Keyword：
Reprint 's Address：
Email：
Patent Info ：
Type： 实用新型
Patent No.： CN201820827256.3
Filing Date： 2018/5/31
Publication Date： 2018/12/4
Pub. No.： CN208188715U
公开国别： CN
Applicants： 福州大学
Legal Status： 授权
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
