Abstract：
JPEG-XS视频编解码标准具有高质量、低复杂度、低延时等特点.针对JPEG-XS图像编解码压缩标准,对其解码算法进行了简要介绍,提出了一种面向硬件实现的高性能JPEG-XS解码器架构.所设计的解码器硬件架构采用流水线处理,能够在保持高数据吞吐量的同时减少由组合逻辑带来的路径延迟,提高了工作频率,每个时钟周期可解码4个重构像素值.实验结果表明,在Xilinx Zynq FPGA的实验平台上,所设计的高性能JPEG-XS解码器硬件架构仅占用约15×103个查找表和11×103个寄存器资源,最高主频达254 MHz,最高可支持4K、100帧/s的实时视频解码.
Keyword：
Reprint 's Address：
Email：
Source ：
电子与封装
ISSN： 1681-1070
Year： 2025
Issue： 2
Volume： 25
Page： 49-54
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 3
Affiliated Colleges：
