基于　180　nm　CMOS工艺,设计了一种应用于物联网的　14-bit　逐次逼近型模数转换器(Successive　Approximation　Analog-to-Digital　Converter,SAR　ADC).电容阵列采用分段和冗余技术,高段电容加入了两位冗余电容,在提高ADC的精度与线性度的同时也减少了版图面积.为了实现高精度,采用了一种基于电荷泵的失调电压降低技术的动态比较器,基于电荷泵的逐次逼近比较环路改变全动态预放大器两个输入晶体管的衬底电压差值,有效的补偿了失调电压,最终稳定在一个小的失调步长内.相比于传统静态预放大器,全动态预放大器节省了更多的功耗,相比于现有电荷泵补偿技术,使用更加简单的校准逻辑,大大减少数字电路的开销.动态器件匹配(DEM)技术用于提高电容阵列最高　3　位的电容的匹配度,将最高　3　位的电容拆分为大小相等的　7　个电容,让电容转换过程中,被选中的概率相同,将电容失配的误差平均化,从而将谐波平均分布到频域范围,以减少电容失配的影响.仿真结果表明,在采样频率为　4　kS/s时,供电电压为　1.8　V的条件下,无杂散动态范围为　94.9　dB,功耗为1.002　μW,有效位数为　13.01　bit.