Indexed by：
Abstract：
在利用FPGA实现数字信号处理方面,分布式算法发挥着关键作用,与传统的乘加结构相比,具有并行处理的高效性特点.本文研究了一种16阶FIR滤波器的FPGA设计方法,采用Verilog HDL语言描述设计文件,在Xilinx ISE 7.li及ModelSim SE 6.1b平台上进行了实验仿真及时序分析,并探讨了实际工程中硬件资源利用率及运算速度等问题.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
中国集成电路
ISSN： 1681-5289
CN： 11-5209/TN
Year： 2007
Issue： 2
Volume： 16
Page： 49-52,25
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： -1
Chinese Cited Count：
30 Days PV： 2
Affiliated Colleges：
