Abstract：
JPEG-XS是一种轻量级视觉无损编码标准，具有低时延、高质量、低复杂度等特点。阐述JPEG-XS浅压缩码率控制算法原理，提出适合在现场可编程逻辑门阵列（Field Programmable Gate Array,FPGA）平台部署的硬件实现方案，根据FPGA并行计算的特点优化码率控制的计算并行度和组合逻辑的复杂度，在减少计算时延的同时提高系统运行频率。实验结果表明，在XCZU9EG的FPGA平台，所提硬件设计仅占用26k的查找表资源和15k的寄存器资源，最大主频可达162 MHz，最高可支持4K@60f·s
Keyword：
Reprint 's Address：
Email：
Source ：
电视技术
Year： 2025
Issue： 07
Volume： 49
Page： 14-18
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
