Indexed by：
Abstract：
为了提高数据处理效率,BCH编译码电路都采用并行结构,但是并行结构大幅度增大电路的面积消耗及逻辑延迟。对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码(16459,16384,5)在此简化乘法器的基础上,其并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。
Keyword：
Reprint 's Address：
Source ：
电视技术
ISSN： 1002-8692
Year： 2013
Issue： 11
Volume： 37
Page： 1-3
Affiliated Colleges：
