Home>Results

  • Complex
  • Title
  • Keyword
  • Abstract
  • Scholars
  • Journal
  • ISSN
  • Conference
成果搜索

[期刊论文]

32位稀疏树可逆逻辑加法器的Verilog设计

Share
Edit Delete 报错

author:

莫寒以 (莫寒以.) [1] | 王仁平 (王仁平.) [2]

Abstract:

本文根据现提出基于量子计算可逆逻辑设计的基本原则,参考已有基本可逆逻辑门结构,完成4位串行加法器模块、4位选择器模块、进位产生与进位传播模块、基2点操作模块、进位输出模块等可逆逻辑模块的Verilog设计。提出一种基于基二稀疏树的改进型32位全加器结构,基于前述模块完成加法器设计,并通过功能验证。

Keyword:

32位稀疏树加法器 4位串行加法器 可逆逻辑 基2点操作

Community:

  • [ 1 ] 福州大学物理与信息工程学院

Reprint 's Address:

Show more details

Source :

中国集成电路

Year: 2017

Issue: 05

Volume: 26

Page: 28-33

Cited Count:

WoS CC Cited Count: 0

30 Days PV: 0

Affiliated Colleges:

Online/Total:295/10774638
Address:FZU Library(No.2 Xuyuan Road, Fuzhou, Fujian, PRC Post Code:350116) Contact Us:0591-22865326
Copyright:FZU Library Technical Support:Beijing Aegean Software Co., Ltd. 闽ICP备05005463号-1