Query：
学者姓名：施隆照
Refining：
Year
Type
Indexed by
Source
Complex
Co-
Language
Clean All
Abstract ：
相比于H.264，高效视频编码标准（HEVC）提出了许多新技术，提高了编码性能，但是也显著提高了编码复杂度。本文从硬件实现的角度出发，对已有的帧间CU划分预测神经网络的结构进行了多方面的优化，使其参数减少了70%，加法和乘法运算分别减少了60%、58.2%。并对优化后的卷积神经网络参数采用10位定点数方案进行定点化处理，进一步有效减少硬件资源的开支。对比于HEVC参考软件（HM16.5），优化后网络引起的BD-BR和BD-PSNR平均损失为1.718%和-0.056dB，平均节省35%～52%的编码复杂度，并且定点化处理后引起的性能损失可忽略不计。
Keyword ：
HEVC HEVC 低复杂度 低复杂度 卷积神经网络 卷积神经网络 帧间预测 帧间预测 神经网络定点化 神经网络定点化
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 陶乐溪 , 施隆照 . 基于神经网络的HEVC帧间预测方法及其硬件研究 [J]. | 中国集成电路 , 2024 , 33 (04) : 75-81 . |
| MLA | 陶乐溪 等. "基于神经网络的HEVC帧间预测方法及其硬件研究" . | 中国集成电路 33 . 04 (2024) : 75-81 . |
| APA | 陶乐溪 , 施隆照 . 基于神经网络的HEVC帧间预测方法及其硬件研究 . | 中国集成电路 , 2024 , 33 (04) , 75-81 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
随着人工智能的快速发展，神经网络已在诸多领域得到应用，包括人脸识别和车牌识别等场景。这些应用中，卷积运算是神经网络的推理过程的核心，其计算效率直接关系着神经网络的性能。针对边缘端的设备需求，本文提出了一种轻量级的数据流控制方法，该方法在存储空间消耗方面优于传统的脉动阵列和“行缓存”方法，为神经网络在边缘设备上的部署提供了新的解决方案。此外，为了验证该数据流控制方式的有效性，本文搭建了一个应用于车牌识别场景的CNN网络，并在FPGA上进行部署。
Keyword ：
CNN CNN 车牌识别 车牌识别 轻量化数据流控制 轻量化数据流控制
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 龚廷顺 , 施隆照 , 陈炼祥 . 一种轻量化卷积数据流控制方法及其应用 [J]. | 电子制作 , 2024 , 32 (11) : 48-52 . |
| MLA | 龚廷顺 等. "一种轻量化卷积数据流控制方法及其应用" . | 电子制作 32 . 11 (2024) : 48-52 . |
| APA | 龚廷顺 , 施隆照 , 陈炼祥 . 一种轻量化卷积数据流控制方法及其应用 . | 电子制作 , 2024 , 32 (11) , 48-52 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
针对传统基于边缘检测、颜色和形态学的车牌定位算法易受拍摄角度、光照、天气等复杂背景干扰的问题，本文引入Unet神经网络，提高了车牌定位的准确度。考虑到硬件移植的可行性，重点考虑了Unet网络宽度、输入.图像分辨率、非结构化剪枝等对定位精度的影响，得到更为轻量的网络模型，参数总量仅为76K。在FPGA板上搭建测试平台测试实现了976%的定位准确率，识别帧率为50FPS，可应用于需边沿计算的场景中。
Keyword ：
FPGA FPGA Unet神经网络 Unet神经网络 车牌定位 车牌定位 轻量化 轻量化 边沿计算 边沿计算
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 陈炼祥 , 施隆照 , 龚廷顺 . 基于Unet的车牌定位系统及其FPGA实现 [J]. | 电子制作 , 2024 , 32 (08) : 57-61 . |
| MLA | 陈炼祥 等. "基于Unet的车牌定位系统及其FPGA实现" . | 电子制作 32 . 08 (2024) : 57-61 . |
| APA | 陈炼祥 , 施隆照 , 龚廷顺 . 基于Unet的车牌定位系统及其FPGA实现 . | 电子制作 , 2024 , 32 (08) , 57-61 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
视频编码的重构是新一代视频编码标准（High Efficiency Video Coding,HEVC）的重要模块，通过对预测后的残差数据进行变换、量化等操作，能够大幅度地提高编码效率。由于重构过程必须与解码过程相同，所以要符合HEVC编码标准，且帧内块重构必须用到左侧与上侧块的重构数据，而这必然会引起流水线时常断流。因此，硬件重构时无法实现相邻块流水处理,限制了提升硬件处理单元工作效率的途径。本文提出一种YUV分量交叉变换的硬件架构，可有效提高硬件资源的利用率。综合结果显示，和现有架构相比，新架构在计算速度、时序紧凑性以及资源消耗上有较大优势。
Keyword ：
DCT DCT FPGA FPGA HEVC HEVC 视频编码 视频编码
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 李煜晖 , 施隆照 , 兰尔铭 et al. 一种HEVC编码器重构模块全流水架构设计 [J]. | 广播电视网络 , 2023 , 30 (08) : 104-108 . |
| MLA | 李煜晖 et al. "一种HEVC编码器重构模块全流水架构设计" . | 广播电视网络 30 . 08 (2023) : 104-108 . |
| APA | 李煜晖 , 施隆照 , 兰尔铭 , 宋佳柔 . 一种HEVC编码器重构模块全流水架构设计 . | 广播电视网络 , 2023 , 30 (08) , 104-108 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
针对帧间预测重构时,因编码树单元(CTU)尺寸增大和划分层次增加,完成全部变换块变换所需要的时钟周期显著增多的问题,提出一种既可以实现单一变换块的变换与反变换,又可以对尺寸为 32 px×32 px、基于高效视频编码标准(HEVC)四叉树划分的混合块进行变换与反变换的硬件架构.采用多层次蝶形架构与混合矩阵乘法器对混合输入数据进行逐级分解并运算.实验结果显示,其数据流动与单一变换块一致.在Altera的Stratix Ⅲ器件下综合工作频率为 189.47 MHz;在Synopsys的SAED 90-nm器件库下用逻辑综合工具(DC)综合工作频率为 140 MHz,逻辑门数为 1.30×105;混合块变换每个时钟始终可以处理 32 点数据.
Keyword ：
现场可编程门阵列 现场可编程门阵列 硬件架构 硬件架构 离散余弦变换 离散余弦变换 逻辑综合 逻辑综合 高效视频编码 高效视频编码
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 兰尔铭 , 施隆照 , 宋佳柔 et al. 可用于HEVC视频编码器的混合输入DCT变换器设计 [J]. | 福州大学学报（自然科学版） , 2023 , 51 (4) : 505-511 . |
| MLA | 兰尔铭 et al. "可用于HEVC视频编码器的混合输入DCT变换器设计" . | 福州大学学报（自然科学版） 51 . 4 (2023) : 505-511 . |
| APA | 兰尔铭 , 施隆照 , 宋佳柔 , 杨小玲 . 可用于HEVC视频编码器的混合输入DCT变换器设计 . | 福州大学学报（自然科学版） , 2023 , 51 (4) , 505-511 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
为降低视频编码过程中帧间运动估计运算的复杂度，本文采取螺旋搜索算法代替AV1中的钻石搜索算法。在此基础上，提出螺旋搜索算法的优化方案，分别测试了使用不同层编码块代价更新情况作为螺旋搜索提前终止条件的性能损失与计算复杂度。实验证明，本文提出的基于螺旋搜索使用不同层作为提前终止算法相较于按照SuperBlock做螺旋搜索最大只增加了0.059 7%的BD-BR，却使搜索点数降低了33.2%，更加易于实现实时编码。
Keyword ：
AV1视频编码 AV1视频编码 帧间预测 帧间预测 整像素运动估计 整像素运动估计 螺旋搜索算法 螺旋搜索算法
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 张利晶 , 施隆照 , 林泽灯 . 基于AV1的螺旋搜索算法优化 [J]. | 微纳电子与智能制造 , 2023 , 5 (01) : 61-66 . |
| MLA | 张利晶 et al. "基于AV1的螺旋搜索算法优化" . | 微纳电子与智能制造 5 . 01 (2023) : 61-66 . |
| APA | 张利晶 , 施隆照 , 林泽灯 . 基于AV1的螺旋搜索算法优化 . | 微纳电子与智能制造 , 2023 , 5 (01) , 61-66 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
为降低AV1视频编码中分像素插值滤波部分的硬件资源开支，提出了一种基于Regular模式按行插值硬件架构。该架构以8×8大小作为处理基本单元，用移位加法的方式实现固定系数的乘法运算，挖掘系数之间的公因子，复用公因子实现电路，再使用3:2压缩器减少加法器个数并减少累加求和延时。该算法不仅降低了硬件面积，而且提高了硬件的最高工作频率。硬件设计使用VerilogHDL语言描述，在vivado2019.2上进行仿真验证，使用SIMC55nm工艺在Design Compiler上进行逻辑综合，最高频率可以达到800MHz，门数为75.19K，功耗为37.37MW，可实现4320p@60 fps序列的实时插值。
Keyword ：
AV1视频编码器 AV1视频编码器 分像素 分像素 插值滤波器 插值滤波器
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 林泽灯 , 施隆照 , 张利晶 . AV1视频编码器中分像素插值滤波器的设计与实现 [J]. | 微纳电子与智能制造 , 2023 , 5 (01) : 54-60 . |
| MLA | 林泽灯 et al. "AV1视频编码器中分像素插值滤波器的设计与实现" . | 微纳电子与智能制造 5 . 01 (2023) : 54-60 . |
| APA | 林泽灯 , 施隆照 , 张利晶 . AV1视频编码器中分像素插值滤波器的设计与实现 . | 微纳电子与智能制造 , 2023 , 5 (01) , 54-60 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
本文基于福建省高校集成电路相关专业近年来的本硕博培养规模和省内代表性企业的近期人才需求调研，就当前福建省集成电路产业人才培养现状，以及人才需求及其供应侧的短板等问题进行了较全面分析。并在此基础上，针对省内高校的人才供给侧改革提出了若干建议。
Keyword ：
产业人才 产业人才 福建省 福建省 集成电路产业 集成电路产业
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 王少昊 , 曾勇杰 , 施隆照 et al. 浅析福建省集成电路人才供求现状 [J]. | 中国集成电路 , 2022 , 31 (05) : 18-21 . |
| MLA | 王少昊 et al. "浅析福建省集成电路人才供求现状" . | 中国集成电路 31 . 05 (2022) : 18-21 . |
| APA | 王少昊 , 曾勇杰 , 施隆照 , 张红 . 浅析福建省集成电路人才供求现状 . | 中国集成电路 , 2022 , 31 (05) , 18-21 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
HEVC帧间预测中，Merge模式是对相邻已编码的PU进行合并处理，其需要重复访问数据并进行大量的复杂计算，是影响硬件实现效率的模块之一。针对该问题，本文通过对帧间预测技术的研究，提出了一种能实现高清视频实时编码的多级流水并行硬件架构设计，其使用多级流水线计算Merge模块，达到了较高的数据吞吐率；合理规划同个CTU不同深度的CU扫描顺序，实现了CTU内流水线不断流的高效编码设计；整个帧间的插值模块和SATD运算模块合理复用，提高了硬件资源利用率。
Keyword ：
Merge模式 Merge模式 帧间预测 帧间预测 硬件实现 硬件实现 视频编码 视频编码
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 苏宸巧 , 施隆照 , 兰尔铭 et al. 面向硬件实现的HEVC中Merge的高效编码方案 [J]. | 广播电视网络 , 2022 , 29 (03) : 111-115 . |
| MLA | 苏宸巧 et al. "面向硬件实现的HEVC中Merge的高效编码方案" . | 广播电视网络 29 . 03 (2022) : 111-115 . |
| APA | 苏宸巧 , 施隆照 , 兰尔铭 , 罗隆 , 张志勇 . 面向硬件实现的HEVC中Merge的高效编码方案 . | 广播电视网络 , 2022 , 29 (03) , 111-115 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Abstract ：
新一代视频编码标准（High Efficiency Video Coding,HEVC）与AVC/H.264相比，在相同视觉质量条件下可以节省50%的码率，但HEVC视频编码器的FPGA硬件实现非常复杂，对视频数据存取要求非常高，特别是编码所需的原始图像和参考图像数据的存取。本文根据HEVC的CTU块编码流程，提出了一种满足高效编码器实时编码所需数据的存取实现方案，给编码器实现实时编码创造有利条件，实现了HEVC视频编码器所需数据的高效稳定的读写。整个设计在VCS仿真环境上验证了读写逻辑的正确性，并在Intel公司的Arria10型号FPGA板上通过了在线测试。测试结果表明，在DDR4接口工作...
Keyword ：
DDR DDR FPGA FPGA 数据传输 数据传输 视频编码 视频编码
Cite：
Copy from the list or Export to your reference management。
| GB/T 7714 | 黄霖 , 施隆照 , 付文恺 . 基于宏块的HEVC编码器数据存取架构 [J]. | 中国集成电路 , 2022 , 31 (06) : 44-50,77 . |
| MLA | 黄霖 et al. "基于宏块的HEVC编码器数据存取架构" . | 中国集成电路 31 . 06 (2022) : 44-50,77 . |
| APA | 黄霖 , 施隆照 , 付文恺 . 基于宏块的HEVC编码器数据存取架构 . | 中国集成电路 , 2022 , 31 (06) , 44-50,77 . |
| Export to | NoteExpress RIS BibTex |
Version ：
Export
| Results： |
Selected to |
| Format： |
