Abstract：
高速中等精度的模数转换器是通信系统中重要的组成部分.本文提出了一种基于分段冗余电容阵列的高速逐次逼近型模数转换器(SARADC)设计方案.该设计方案通过引入分段冗余电容阵列,在降低了面积和功耗的同时,克服了高速采样下,DAC不完全建立对ADC性能的影响.所设计的两级动态比较器,通过噪声分析可知,在满足高速性能的前提下,提高了ADC的精度.基于SMIC55nm CMOS工艺,本文实现了一种12-bit 100-MS/s的SARADC.在1.2V电源电压和100MS/s的采样频率,差分输入接近满摆幅下,前仿真结果为SNDR为73.27dB,ENOB可达11.87bit.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
中国集成电路
ISSN： 1681-5289
Year： 2024
Issue： 3
Volume： 33
Page： 72-77
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 4
Affiliated Colleges：
