Abstract：
在集成电路的实际运用中,由于电压的不稳定和芯片电流密度的提升,容易导致电压降过大,从而影响芯片的性能和可靠性.为了提高集成电路的性能和可靠性,需要对电路中的电压降进行分析和优化.本文基于中芯国际55nm工艺完成了一款条形码模块的物理实现,结合业界主流EDA工具的自动化修复流程对其电压降进行分析和优化,在静态电压降和动态电压降分析过程中电压降分别降低了21.37％和27.79％,最终达到签核要求.与传统手动修复电压降的方法相比,该方法可以有效减小修复电压降过程中对绕线资源的占用,达到提高芯片有效利用率的目的.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
电子制作
ISSN： 1006-5059
Year： 2024
Issue： 3
Volume： 32
Page： 55-58,35
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 0
Affiliated Colleges：
