Indexed by：
Abstract：
随着DSP处理器运算速度的大幅提高,为进一步提高运算速度,各种不同结构的加法器设计相继提出。其中并行前缀加法器以其简单的标准单元和规则的内部连接的结构特点,非常适合VLSI的实现。基于Verilog语言,对快速并行前缀Ling型加法器设计进行RTL级验证,并分析比较不同的验证方法。
Keyword：
Reprint 's Address：
Email：
Source ：
计算机与数字工程
ISSN： 1672-9722
Year： 2008
Issue： 5
Volume： 36
Page： 150-152
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count： -1
30 Days PV： 2
Affiliated Colleges：
