Indexed by：
Abstract：
介绍了一种采用数字锁相法实现快速位同步时钟提取的设计方案。设计应用于无线通信接收机中,对解调得到的数字基带信号进行时钟恢复,以实现数据码元的正确采样判决。该方案以超前-滞后型锁相环为基础并进行适当改进,根据用于产生位同步时钟的分频器的计数值来决定每次相位调整的步长,仅需一次便可完成相位的跟踪锁定,极大地提高了位同步速度;同时设计对输入信号也进行了必要的滤波处理,进一步增强了其抗干扰性能。通过一系列的仿真验证,证明了只要每次相位调整时累积相位误差小于码元位宽的50%,该设计均可实现正确同步。
Keyword：
Reprint 's Address：
Email：
Source ：
电子技术
ISSN： 1000-0755
Year： 2017
Issue： 4
Volume： 46
Page： 36-39
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count： -1
30 Days PV： 1
Affiliated Colleges：
