Indexed by：
Abstract：
在SoC Encounter 5.2的平台上,对应用于UWB无线通信的128点FFT处理器进行了物理设计.在前端综合以及可测性设计后导出的FFT处理器门级网表的基础上,采用SMIC 0.18μm CMOS工艺,进行了布图规划、电源规划、布局、时钟树综合、静态时序分析与优化、布线等步骤.在完成详细布线之后,对该设计进行物理验证,包括设计规则检查(DRC)和版图与原理图一致性检查(LVS),并使用Formality成功通过了逻辑等效验证.该FFT芯片时钟频率为76.9 MHz,芯片面积约为6.5 mm2.
Keyword：
Reprint 's Address：
Email：
Source ：
福州大学学报(自然科学版)
ISSN： 1000-2243
CN： 35-1337/N
Year： 2011
Issue： 03
Volume： 39
Page： 399-403
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
