Abstract：
提出了一种利用有用时序偏差来提高电路性能的方法,利用时钟偏差规划算法在时钟树综合之前对时序偏差重新调整规划,以提高电路的性能。使用ISCAS89作为实验对象来验证算法并进行了分析。
Keyword：
Reprint 's Address：
Email：
Source ：
微型机与应用
Year： 2013
Issue： 04
Volume： 32
Page： 81-84
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count：
Chinese Cited Count：
30 Days PV： 0
Affiliated Colleges：
