Indexed by：
Abstract：
针对Turbo译码算法的硬件实现进行了研究,在综合分析目前Turbo译码器硬件实现优缺点的基础上,提出了一种基于FPGA的滑动窗硬件实现算法新结构.对存储、时延、硬件消耗等细节做了一系列优化,并在Xilinx的XC3S1500 FPGA上实现.仿真结果表明,该算法结构在降低时延、保证码性能的基础上减少了硬件消耗.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
电力学报
ISSN： 1005-6548
CN： 14-1185/TM
Year： 2008
Issue： 5
Volume： 23
Page： 394-397
Cited Count：
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： -1
Chinese Cited Count：
30 Days PV： 2
Affiliated Colleges：
