Indexed by：
Abstract：
介绍了一种适合于NAND Flash中ECC纠错系统的面积优化BCH(8191,8087)解码器的VLSI设计,设计中,充分考虑到NAND Flash的ECC纠错特性,采用软硬件协调和优化的二级流水线结构.根据ECC纠错的四个步骤,针对求解关键方程的这一步运用改进的Berlekamp-Massey迭代算法实现,并在迭代的过程中采用了有限域乘法器的串并联混用的方式,有效的缩小了BCH解码器的面积,适用于NAND Flash的纠错系统.
Keyword：
Reprint 's Address：
Email：
Version：
Source ：
微计算机信息
ISSN： 1008-0570
CN： 14-1128/TP
Year： 2010
Issue： 26
Volume： 26
Page： 168-170
Cited Count：
WoS CC Cited Count： 0
SCOPUS Cited Count：
ESI Highly Cited Papers on the List： 0 Unfold All
WanFang Cited Count： -1
Chinese Cited Count：
30 Days PV： 1
Affiliated Colleges：
